对对配英特尔董事：未来芯片制造将更依赖刻蚀而非光刻

董事：未来芯片制造将更依赖刻蚀而非光刻对对配

英特尔一位董事认为，未来的晶体管设计可能会降低制造高端半导体时对先进光刻设备的需求。

ASML公司的极紫外（EUV）光刻机是现代先进芯片制造的支柱，因为它们使台积电等公司能够在硅片上打印极小的电路。据了解，EUV技术极为复杂，一台EUV光刻设备需要多项跨学科技术的协同支持，才能实现具备成本效益的量产能力。ASML曾在多年前研究过其他技术路径，但最终放弃。迄今并无可靠数据表明已有成熟的EUV系统正在开发中。

然而，这位英特尔董事认为，未来的晶体管设计，包括环绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET），将更多地依赖光刻后的制造步骤，并降低光刻技术在制造高端芯片中的整体重要性。

一位不愿透露姓名的英特尔董事表示，未来的传输设计将减少对先进光刻设备的依赖，而更多地依赖刻蚀技术。虽然光刻机是最受关注的芯片制造设备，但制造芯片还涉及其他步骤。

光刻是该工艺的第一步，它将设计转移到晶圆上。然后，这些设计通过沉积和刻蚀等工艺固定下来。在沉积过程中对对配，芯片制造商将材料沉积在晶圆上，而刻蚀则选择性地去除这些材料，从而形成芯片晶体管和电路的图案。

英特尔董事表示，GAAFET和CFET等新型晶体管设计可以降低光刻机在芯片制造过程中的重要性。这些机器，尤其是EUV光刻机，由于能够在晶圆上转移或打印小型电路设计，在制造7nm及先进技术的芯片方面发挥了至关重要的作用。

设计转移后，刻蚀会去除晶圆上多余的材料，最终完成设计。目前大多数晶体管设计遵循FinFET模型，其中晶体管连接到底部的绝缘材料，并通过控制其内部电流的栅极。较新的设计，例如GAAFET，将栅极包裹在晶体管周围，晶体管组并联放置。超高端晶体管设计，例如CFET，将晶体管组堆叠在一起，从而节省晶圆上的空间。

英特尔董事表示，由于GaaFET和 CFET 设计从四面八方“包裹”栅极，因此去除晶圆上多余的材料至关重要。这种“包裹”要求芯片制造商横向去除多余的材料，因此，与其增加晶圆在光刻机上的时间以减小特征尺寸，不如将更多精力放在通过刻蚀去除材料上。

来源：集微网

- End -

AI 浪潮席卷而来，你准备好了吗？

7 月 12 日苏州 ICDIA 2025 创芯展 AI 开发者大会，破解工程化难题，预见未来蓝海！摩尔线程等大咖分享，速来抢占先机，扫码报名。

RISC-V 2030 研究报告

芯榜正撰写《RISC-V 2030 研究报告》白皮书，意义重大，诚邀企业加入共构生态。RISC-V 是中国打破芯片技术封锁、实现自主可控的关键，可降企研发成本。有意者加微信 105887（注明 RISC-V）共筑未来。